在Quartus II 13.0中用ModelSim-Altera 10.1d进行波形仿真,若修改了Verilog代码,如何不关闭窗口重新用新的代码来仿真
发布日期:2021-06-29 10:17:14 浏览次数:3 分类:技术文章

本文共 188 字,大约阅读时间需要 1 分钟。

修改了Verilog代码后,如果关闭ModelSim再重新打开,那么里面的信号列表就会丢失,非常不方便。

其实只需要Compile一下修改了的那个v文件,然后点Restart重新开始仿真就可以了,不需要关闭窗口。

具体过程如下:

(1)点击工具栏上的Compile按钮

(2)选择修改了的v文件,点击Compile按钮重新编译,最后点击Done按钮关闭窗口

(3)重新开始仿真

转载地址:https://blog.csdn.net/ZLK1214/article/details/109565307 如侵犯您的版权,请留言回复原文章的地址,我们会给您删除此文章,给您带来不便请您谅解!

上一篇:通过几段代码理解Verilog里面阻塞赋值和非阻塞赋值的区别,以及Verilog的for循环的使用
下一篇:【方法】用Quartus II开发Altera公司的FPGA,如何给引脚配置上电初始电平

发表评论

最新留言

网站不错 人气很旺了 加油
[***.192.178.218]2024年04月29日 14时37分57秒

关于作者

    喝酒易醉,品茶养心,人生如梦,品茶悟道,何以解忧?唯有杜康!
-- 愿君每日到此一游!

推荐文章